欢迎来到秒速赛车官网!

热线电话: 400-201-6521
您当前所在的位置:主页 > 产品展示 > 极化继电器 >

补码乘加模块主要是用方案三的方法实现输入序

  数字滤波器是实现数字滤波的核心器件。常用的数字滤波器有FIR数字滤波器和。文章介绍了一种基于EDA技术中的模块化设计思想,采用VHDL硬件描述语言对

  数字滤波器的功能是完成信号滤波处理,是用有限精度算法实现离散时间线]。一个数字滤波器的系统函数H(z)可以表示为:

  式中ai、bj-1为滤波系数,当bj-1均为零时,该滤波器为FIR数字滤波器,当bj-1不均为零时,则为IIR数字滤波器。

  滤波器的实现主要包括两大类:采用TMS320系列DSP芯片实现和采用PLD器件实现(主要包括FPGA和CPLD)。利用PLD器件实现时,可以采用硬件乘加模块,从而使其运算速度比采用DSP器件快很多。因此基于FPGA的自编程实现方式成了滤波器实现的首选[3]。以下简要介绍IIR数字滤波器的设计方案和基于FPGA的实现方法[4]。

  因此可用5个硬件乘法器和4个硬件加法器来实现,采用这种方法对于高阶的IIR数字滤波器的FPGA的设计来说是比较耗费资源的。

  滤波器实现的主要任务是完成乘累加运算,采用ROM查找表方法可以避免使用硬件乘法器。由二阶IIR滤波器的差分方程可以看出:yn仅取决于变量xn、xn-1、xn-2、yn-1和yn-2,因此可将a0、a1、a2、b0、b1的所有部分积存储在ROM中,而以变量xn、xn-1、xn-2、yn-1和yn-2作为ROM的地址,从中选出对应的值,从而得到yn。

  此方法避免了占主要运算量的乘法运算,节省了FPGA硬件资源,但使用不够灵活。特别是当阶数比较大时,更改ROM内的数据十分不便。

  结合直接相乘累加式和ROM查表法的优点,用1个5路8位×1位的乘法器在8个时钟周期内实现。其实现结构如图1所示。

  图1中的X(n)与各自的系数的最高位相乘后,送入累加器相加后将和左移一位,以实现乘2运算。下一个时钟,寄存器内数据与系数的次高位相乘,再送入累加器,然后再左移一位。接下来的6个时钟进行类似的操作。第8个时钟后,将累加器所得数据输出即得到y(n),对累加器清零,接着再进行下一次运算。

  比较3种方案,方案三实现较为方便简洁,在节省了FPGA硬件资源的同时,使得设计灵活,设计周期大为缩短,本设计即采用方案三来实现IIR数字滤波器。

  二阶级联法用于实现IIR数字滤波器硬件电路的应用是极为广泛的,为此本文首先实现数字滤波器的二阶节,然后用二阶节的级联实现更高阶的滤波器。

  IIR数字滤波器的二阶节电路采用模块化设计,把二阶节分为延时模块和补码乘加模块,其中补码乘加模块是设计的核心。

  延迟模块功能是在clk时钟作用下将差分方程的各x、y值延迟一个时钟以实现一次延时运算,即当延时模块输入为x(n)和y(n)时,经过延时后输出x(n)、x(n-1)、x(n-2)、y(n-1)和y(n-2) ,然后将输出送到补码乘加模块运算。

  补码乘加模块主要是用方案三的方法实现输入序列{x(n)}、{y(n)}与系数ai、bi分别相乘后再相加的过程,即实现

  。为了避免过多地使用乘法器,本设计中乘加单元(MAC)的乘法器采用阵列乘法器,以提高运算速度。

  顶层模块设计采用原理图输入方法,将延迟模块和补码乘加模块加入到系统中,并加入相应的输入输出引脚构成IIR滤波器的二阶节。

  本次设计的二阶节的输入端x(n)宽为8位,可接8位AD转换输出的数据,输出y(n)为16位数据。将实现的二阶节在QuartusII中进行编译综合后,在波形图中分别给定不同的滤波器系数和输入不同的序列时,进行了波形仿真,这里给出其中的一个仿线是实现系统函数为:H(z)=(5+5z-1+5z-2)/(1-z-1-z-2) 的二阶节的波形图,其中a0、a1、a2、b0、b1为滤波器系数,xn为输入序列,yn为输出序列)。

  下面将对用FPGA实现的二阶节时序波形仿真值和用Matlab对二阶节的仿真结果相比较,分别对在输入序列相同、但滤波器系数不同和滤波器系数相同、但输入序列不同等几种情况分别进行了比较,比较结果如表1所示。

  由表1可以看出所设计的二阶节在不同系数和不同输入情况下的FPGA仿真值和由Matlab计算值基本一致,说明采用方案三设计的二阶节达到了设计要求。此外,表中仿真值与计算值有所偏差,而且随着值的增大偏差越来越大,这是由于输入位宽仅为8位的有限精度运算所引起的截断误差所致,要解决这一问题可以通过增加二进制位数来提高系统运算精度。

  要实现一个高阶IIR数字滤波器,如果采用直接型结构实现,需要的乘法器和延迟单元相对较多,而且分子和分母的系数相差很大,因此需要较多的二进制位数才能实现相应的精度要求。而采用二阶节级联实现,一方面各基本节的零极点可以很方便地单独进行调整,另一方面可以降低对二进制位数的要求,因此选用级联结构。下面以四阶IIR数字滤波器为例来说明高阶滤波器的实现。

  四阶IIR数字滤波器需要采用2个二阶节级联构成。其系统构成原理图如图3所示。图中busconv模块为总线 四阶IIR滤波器的仿真波形和结果分析

  四阶滤波器输入端x(n)宽为8位,输出y(n)为16位数据。与二阶节一样将四阶滤波器在QuartusII中进行编译综合并进行了时序波形仿真。在仿真中,设定的输入序列xn为{1,2,3,4,5},输出为YN。第1个二阶节IIR2(1)的系数为:A00=1,A01=2,A02=1,B00=1,B01=1,第2个二阶节IIR2(2)系数为:A10=1,A11=1,A12=2,B10=1,B11=2,即实现的四阶滤波器的系统函数为:

  同样将用FPGA实现的四阶IIR滤波器时序仿真值与用Matlab仿线所示。因为采用二阶节级联,这里仅给出一组比较,其他情况与二阶节相同。

  由表2可见仿真结果与计算结果一致,且在不同的滤波器系数和不同输入序列时所得出的结果与Matlab仿线个二阶节级联实现四阶IIR数字滤波器达到了设计要求。同样由于二阶节存在有限精度引起的截断误差,四阶滤波器也存在截断误差。

  本文采用改进型方法在FPGA上成功实现了IIR数字滤波器,这种方法优点是不但减少了硬件乘法器的数量,节省了硬件资源,而且避免了系数发生变化时ROM中数据更改不方便的问题。缺点是在时间上付出了一定代价。在实际应用中可根据不同的阶数、精度等要求,通过修改IIR数字滤波器外围参数改变滤波器的频率响应以实现任意阶数滤波器,并且可以根据不同要求选择在不同规模的FPGA上加以实现。

上一篇:附录二:本书常用地图图例_第一课时(县级优课 下一篇:它能够高效地映射到DSPSl ice中并在级联条件下共